pjht/logisim-stuff
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

upload

Browse Source
This commit is contained in:
pjht 2015-05-26 17:01:34 -05:00
parent 934e04492d
commit 043b6dd880
2 changed files with 146 additions and 337 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

234
WIP 1.circ
View File

@ -9,16 +9,16 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<tool name="Pin"> <tool name="Pin">
<a name="tristate" val="false"/> <a name="tristate" val="false"/>
<a name="pull" val="down"/> <a name="pull" val="down"/>
<a name="label" val="View"/> <a name="label" val="mult"/>
</tool> </tool>
<tool name="Probe"> <tool name="Probe">
<a name="facing" val="west"/>
<a name="radix" val="16"/> <a name="radix" val="16"/>
<a name="label" val="rdov"/> <a name="label" val="2'nd jump mux out"/>
<a name="labelloc" val="east"/> <a name="labelloc" val="east"/>
</tool> </tool>
<tool name="Tunnel"> <tool name="Tunnel">
<a name="label" val="pop"/> <a name="facing" val="north"/>
<a name="label" val="1"/>
</tool> </tool>
<tool name="Pull Resistor"> <tool name="Pull Resistor">
<a name="facing" val="north"/> <a name="facing" val="north"/>
@ -27,7 +27,7 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<a name="facing" val="north"/> <a name="facing" val="north"/>
</tool> </tool>
<tool name="Constant"> <tool name="Constant">
<a name="width" val="16"/> <a name="facing" val="west"/>
<a name="value" val="0x0"/> <a name="value" val="0x0"/>
</tool> </tool>
</lib> </lib>
@ -85,28 +85,26 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
</tool> </tool>
<sep/> <sep/>
<tool lib="0" name="Pin"> <tool lib="0" name="Pin">
<a name="facing" val="south"/>
<a name="width" val="7"/>
<a name="tristate" val="false"/> <a name="tristate" val="false"/>
<a name="label" val="lokk for character"/> <a name="label" val="Loop?"/>
<a name="labelloc" val="north"/> <a name="labelloc" val="north"/>
</tool> </tool>
<tool lib="0" name="Pin"> <tool lib="0" name="Pin">
<a name="facing" val="west"/> <a name="facing" val="west"/>
<a name="output" val="true"/> <a name="output" val="true"/>
<a name="label" val="key clock en"/> <a name="label" val="zero?"/>
<a name="labelloc" val="east"/> <a name="labelloc" val="east"/>
</tool> </tool>
<tool lib="1" name="NOT Gate"/> <tool lib="1" name="NOT Gate"/>
<tool lib="1" name="AND Gate"> <tool lib="1" name="AND Gate">
<a name="facing" val="west"/>
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</tool>
<tool lib="1" name="OR Gate">
<a name="facing" val="north"/> <a name="facing" val="north"/>
<a name="size" val="30"/> <a name="size" val="30"/>
<a name="inputs" val="2"/> <a name="inputs" val="2"/>
<a name="negate1" val="true"/>
</tool>
<tool lib="1" name="OR Gate">
<a name="size" val="30"/>
<a name="inputs" val="7"/>
</tool> </tool>
</toolbar> </toolbar>
<circuit name="test"> <circuit name="test">
@ -114,37 +112,86 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<a name="clabel" val=""/> <a name="clabel" val=""/>
<a name="clabelup" val="east"/> <a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/> <a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(420,190)" to="(450,190)"/> <wire from="(260,350)" to="(330,350)"/>
<wire from="(420,240)" to="(420,250)"/>
<wire from="(370,170)" to="(370,220)"/>
<wire from="(410,170)" to="(440,170)"/> <wire from="(410,170)" to="(440,170)"/>
<wire from="(100,130)" to="(380,130)"/>
<wire from="(430,270)" to="(440,270)"/> <wire from="(430,270)" to="(440,270)"/>
<wire from="(360,270)" to="(360,330)"/>
<wire from="(310,190)" to="(380,190)"/> <wire from="(310,190)" to="(380,190)"/>
<wire from="(380,30)" to="(750,30)"/> <wire from="(100,200)" to="(210,200)"/>
<wire from="(750,30)" to="(750,190)"/> <wire from="(750,30)" to="(750,190)"/>
<wire from="(340,220)" to="(340,230)"/>
<wire from="(310,170)" to="(320,170)"/> <wire from="(310,170)" to="(320,170)"/>
<wire from="(410,180)" to="(420,180)"/> <wire from="(370,170)" to="(380,170)"/>
<wire from="(430,180)" to="(430,250)"/> <wire from="(430,180)" to="(430,250)"/>
<wire from="(440,250)" to="(440,270)"/> <wire from="(410,180)" to="(420,180)"/>
<wire from="(420,180)" to="(420,190)"/> <wire from="(410,190)" to="(450,190)"/>
<wire from="(380,30)" to="(380,170)"/> <wire from="(400,320)" to="(410,320)"/>
<wire from="(430,250)" to="(440,250)"/> <wire from="(260,280)" to="(350,280)"/>
<wire from="(430,180)" to="(440,180)"/> <wire from="(350,260)" to="(350,280)"/>
<wire from="(330,170)" to="(330,180)"/> <wire from="(330,260)" to="(330,270)"/>
<wire from="(310,170)" to="(310,190)"/> <wire from="(420,180)" to="(420,230)"/>
<wire from="(330,340)" to="(460,340)"/>
<wire from="(330,180)" to="(380,180)"/> <wire from="(330,180)" to="(380,180)"/>
<wire from="(330,340)" to="(330,350)"/>
<wire from="(410,320)" to="(410,330)"/>
<wire from="(460,190)" to="(750,190)"/> <wire from="(460,190)" to="(750,190)"/>
<comp lib="5" loc="(380,170)" name="Button"> <wire from="(210,170)" to="(210,200)"/>
<wire from="(380,130)" to="(380,170)"/>
<wire from="(420,240)" to="(460,240)"/>
<wire from="(370,240)" to="(390,240)"/>
<wire from="(410,310)" to="(410,320)"/>
<wire from="(380,30)" to="(750,30)"/>
<wire from="(370,240)" to="(370,310)"/>
<wire from="(440,250)" to="(440,270)"/>
<wire from="(340,220)" to="(370,220)"/>
<wire from="(360,330)" to="(410,330)"/>
<wire from="(430,250)" to="(440,250)"/>
<wire from="(460,240)" to="(460,340)"/>
<wire from="(430,180)" to="(440,180)"/>
<wire from="(100,130)" to="(100,200)"/>
<wire from="(330,170)" to="(330,180)"/>
<wire from="(370,310)" to="(380,310)"/>
<wire from="(310,170)" to="(310,190)"/>
<wire from="(260,280)" to="(260,330)"/>
<wire from="(390,320)" to="(390,370)"/>
<wire from="(380,30)" to="(380,130)"/>
<wire from="(330,270)" to="(360,270)"/>
<comp lib="1" loc="(390,240)" name="AND Gate">
<a name="facing" val="west"/>
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</comp>
<comp loc="(410,170)" name="6345"/>
<comp lib="0" loc="(190,160)" name="Clock"/>
<comp lib="5" loc="(260,330)" name="Button">
<a name="label" val="res"/> <a name="label" val="res"/>
<a name="labelloc" val="west"/> </comp>
<comp lib="5" loc="(440,180)" name="TTY">
<a name="cols" val="36"/>
</comp>
<comp lib="0" loc="(390,370)" name="Clock">
<a name="facing" val="north"/>
</comp> </comp>
<comp lib="5" loc="(190,160)" name="Keyboard"> <comp lib="5" loc="(190,160)" name="Keyboard">
<a name="buflen" val="199"/> <a name="buflen" val="199"/>
</comp> </comp>
<comp loc="(410,170)" name="6345"/> <comp lib="0" loc="(260,350)" name="Pin">
<comp lib="5" loc="(440,180)" name="TTY"> <a name="tristate" val="false"/>
<a name="cols" val="36"/> <a name="label" val="Loop?"/>
</comp> </comp>
<comp lib="0" loc="(430,270)" name="Clock"/> <comp lib="0" loc="(430,270)" name="Clock"/>
<comp lib="0" loc="(190,160)" name="Clock"/> <comp lib="4" loc="(410,300)" name="Counter">
<a name="width" val="3"/>
<a name="max" val="0x7"/>
</comp>
<comp lib="1" loc="(340,230)" name="OR Gate">
<a name="facing" val="north"/>
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</comp>
</circuit> </circuit>
<circuit name="6345"> <circuit name="6345">
<a name="circuit" val="6345"/> <a name="circuit" val="6345"/>
@ -159,11 +206,12 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(140,200)" to="(140,250)"/> <wire from="(140,200)" to="(140,250)"/>
<wire from="(720,310)" to="(720,370)"/> <wire from="(720,310)" to="(720,370)"/>
<wire from="(470,240)" to="(470,350)"/> <wire from="(470,240)" to="(470,350)"/>
<wire from="(660,170)" to="(660,270)"/>
<wire from="(310,310)" to="(360,310)"/> <wire from="(310,310)" to="(360,310)"/>
<wire from="(370,270)" to="(370,280)"/> <wire from="(370,270)" to="(370,280)"/>
<wire from="(110,190)" to="(120,190)"/> <wire from="(110,190)" to="(120,190)"/>
<wire from="(270,160)" to="(270,250)"/>
<wire from="(470,160)" to="(520,160)"/> <wire from="(470,160)" to="(520,160)"/>
<wire from="(270,160)" to="(270,250)"/>
<wire from="(110,140)" to="(110,190)"/> <wire from="(110,140)" to="(110,190)"/>
<wire from="(310,280)" to="(330,280)"/> <wire from="(310,280)" to="(330,280)"/>
<wire from="(50,220)" to="(80,220)"/> <wire from="(50,220)" to="(80,220)"/>
@ -180,6 +228,7 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(350,340)" to="(360,340)"/> <wire from="(350,340)" to="(360,340)"/>
<wire from="(360,280)" to="(370,280)"/> <wire from="(360,280)" to="(370,280)"/>
<wire from="(170,140)" to="(170,220)"/> <wire from="(170,140)" to="(170,220)"/>
<wire from="(780,270)" to="(780,310)"/>
<wire from="(0,210)" to="(90,210)"/> <wire from="(0,210)" to="(90,210)"/>
<wire from="(470,190)" to="(520,190)"/> <wire from="(470,190)" to="(520,190)"/>
<wire from="(540,150)" to="(610,150)"/> <wire from="(540,150)" to="(610,150)"/>
@ -188,12 +237,14 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(80,230)" to="(80,250)"/> <wire from="(80,230)" to="(80,250)"/>
<wire from="(420,270)" to="(440,270)"/> <wire from="(420,270)" to="(440,270)"/>
<wire from="(0,370)" to="(530,370)"/> <wire from="(0,370)" to="(530,370)"/>
<wire from="(750,310)" to="(780,310)"/>
<wire from="(470,180)" to="(520,180)"/> <wire from="(470,180)" to="(520,180)"/>
<wire from="(310,270)" to="(310,280)"/> <wire from="(310,270)" to="(310,280)"/>
<wire from="(240,330)" to="(240,340)"/> <wire from="(240,330)" to="(240,340)"/>
<wire from="(470,210)" to="(520,210)"/> <wire from="(470,210)" to="(520,210)"/>
<wire from="(120,220)" to="(170,220)"/> <wire from="(120,220)" to="(170,220)"/>
<wire from="(80,250)" to="(140,250)"/> <wire from="(80,250)" to="(140,250)"/>
<wire from="(660,270)" to="(780,270)"/>
<wire from="(160,150)" to="(160,180)"/> <wire from="(160,150)" to="(160,180)"/>
<wire from="(470,350)" to="(630,350)"/> <wire from="(470,350)" to="(630,350)"/>
<wire from="(420,250)" to="(420,270)"/> <wire from="(420,250)" to="(420,270)"/>
@ -203,34 +254,6 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<wire from="(270,250)" to="(280,250)"/> <wire from="(270,250)" to="(280,250)"/>
<wire from="(310,280)" to="(310,310)"/> <wire from="(310,280)" to="(310,310)"/>
<wire from="(0,210)" to="(0,370)"/> <wire from="(0,210)" to="(0,370)"/>
<comp lib="0" loc="(540,150)" name="Splitter">
<a name="facing" val="west"/>
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="0" loc="(170,290)" name="Pin">
<a name="width" val="7"/>
<a name="tristate" val="false"/>
<a name="label" val="ASCII in"/>
</comp>
<comp lib="4" loc="(420,230)" name="RAM">
<a name="addrWidth" val="24"/>
<a name="dataWidth" val="7"/>
<a name="bus" val="separate"/>
</comp>
<comp lib="0" loc="(630,350)" name="Splitter">
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="1" loc="(720,310)" name="OR Gate">
<a name="size" val="70"/>
<a name="inputs" val="7"/>
</comp>
<comp lib="0" loc="(280,250)" name="Splitter">
<a name="facing" val="west"/>
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="0" loc="(610,150)" name="Pin"> <comp lib="0" loc="(610,150)" name="Pin">
<a name="facing" val="west"/> <a name="facing" val="west"/>
<a name="output" val="true"/> <a name="output" val="true"/>
@ -242,45 +265,80 @@ This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<a name="fanout" val="7"/> <a name="fanout" val="7"/>
<a name="incoming" val="7"/> <a name="incoming" val="7"/>
</comp> </comp>
<comp lib="0" loc="(350,340)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="av in"/>
</comp>
<comp lib="1" loc="(120,220)" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
<a name="negate1" val="true"/>
</comp>
<comp lib="4" loc="(150,180)" name="Counter">
<a name="width" val="24"/>
<a name="max" val="0xffffff"/>
</comp>
<comp lib="0" loc="(130,200)" name="Clock">
<a name="facing" val="north"/>
</comp>
<comp lib="1" loc="(360,280)" name="NOT Gate"/>
<comp lib="0" loc="(350,270)" name="Clock">
<a name="facing" val="north"/>
</comp>
<comp lib="0" loc="(50,230)" name="Pin">
<a name="tristate" val="false"/>
<a name="pull" val="down"/>
<a name="label" val="reset"/>
</comp>
<comp lib="0" loc="(240,330)" name="Splitter">
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="0" loc="(530,240)" name="Pin"> <comp lib="0" loc="(530,240)" name="Pin">
<a name="facing" val="west"/> <a name="facing" val="west"/>
<a name="output" val="true"/> <a name="output" val="true"/>
<a name="label" val="disp clock en"/> <a name="label" val="disp clock en"/>
<a name="labelloc" val="east"/> <a name="labelloc" val="east"/>
</comp> </comp>
<comp lib="1" loc="(360,280)" name="NOT Gate"/>
<comp lib="0" loc="(350,270)" name="Clock">
<a name="facing" val="north"/>
</comp>
<comp lib="0" loc="(280,250)" name="Splitter">
<a name="facing" val="west"/>
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="0" loc="(130,200)" name="Clock">
<a name="facing" val="north"/>
</comp>
<comp lib="0" loc="(240,330)" name="Splitter">
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="0" loc="(50,230)" name="Pin">
<a name="tristate" val="false"/>
<a name="pull" val="down"/>
<a name="label" val="reset"/>
</comp>
<comp lib="0" loc="(660,170)" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="label" val="zero?"/>
<a name="labelloc" val="east"/>
</comp>
<comp lib="0" loc="(170,290)" name="Pin">
<a name="width" val="7"/>
<a name="tristate" val="false"/>
<a name="label" val="ASCII in"/>
</comp>
<comp lib="2" loc="(450,240)" name="Multiplexer"> <comp lib="2" loc="(450,240)" name="Multiplexer">
<a name="width" val="7"/> <a name="width" val="7"/>
<a name="disabled" val="0"/> <a name="disabled" val="0"/>
<a name="enable" val="false"/> <a name="enable" val="false"/>
</comp> </comp>
<comp lib="4" loc="(150,180)" name="Counter">
<a name="width" val="24"/>
<a name="max" val="0xffffff"/>
</comp>
<comp lib="4" loc="(420,230)" name="RAM">
<a name="addrWidth" val="24"/>
<a name="dataWidth" val="7"/>
<a name="bus" val="separate"/>
</comp>
<comp lib="1" loc="(720,310)" name="OR Gate">
<a name="size" val="70"/>
<a name="inputs" val="7"/>
</comp>
<comp lib="1" loc="(120,220)" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
<a name="negate1" val="true"/>
</comp>
<comp lib="1" loc="(750,310)" name="NOT Gate"/>
<comp lib="0" loc="(630,350)" name="Splitter">
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
<comp lib="0" loc="(350,340)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="av in"/>
</comp>
<comp lib="0" loc="(540,150)" name="Splitter">
<a name="facing" val="west"/>
<a name="fanout" val="7"/>
<a name="incoming" val="7"/>
</comp>
</circuit> </circuit>
</project> </project>

249
turing.circ
View File

@ -1,249 +0,0 @@
<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
<lib desc="#Gates" name="1"/>
<lib desc="#Plexers" name="2">
<tool name="Demultiplexer">
<a name="select" val="2"/>
</tool>
<tool name="Decoder">
<a name="select" val="2"/>
</tool>
</lib>
<lib desc="#Arithmetic" name="3"/>
<lib desc="#Memory" name="4">
<tool name="Counter">
<a name="width" val="2"/>
<a name="max" val="0x2"/>
</tool>
<tool name="ROM">
<a name="contents">addr/data: 8 8
0
</a>
</tool>
</lib>
<lib desc="#I/O" name="5"/>
<lib desc="#Base" name="6">
<tool name="Text Tool">
<a name="text" val=""/>
<a name="font" val="SansSerif plain 12"/>
<a name="halign" val="center"/>
<a name="valign" val="base"/>
</tool>
</lib>
<main name="main"/>
<options>
<a name="gateUndefined" val="ignore"/>
<a name="simlimit" val="50000"/>
<a name="simrand" val="0"/>
</options>
<mappings>
<tool lib="6" map="Button2" name="Menu Tool"/>
<tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
<tool lib="6" map="Button3" name="Menu Tool"/>
</mappings>
<toolbar>
<tool lib="6" name="Poke Tool"/>
<tool lib="6" name="Edit Tool"/>
<tool lib="6" name="Text Tool">
<a name="text" val=""/>
<a name="font" val="SansSerif plain 12"/>
<a name="halign" val="center"/>
<a name="valign" val="base"/>
</tool>
<sep/>
<tool lib="0" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="en"/>
</tool>
<tool lib="0" name="Pin">
<a name="facing" val="west"/>
<a name="output" val="true"/>
<a name="labelloc" val="east"/>
</tool>
<tool lib="1" name="NOT Gate"/>
<tool lib="1" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</tool>
<tool lib="1" name="OR Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</tool>
</toolbar>
<circuit name="main">
<a name="circuit" val="main"/>
<a name="clabel" val=""/>
<a name="clabelup" val="east"/>
<a name="clabelfont" val="SansSerif plain 12"/>
<wire from="(1350,450)" to="(1350,710)"/>
<wire from="(1480,640)" to="(1510,640)"/>
<wire from="(1350,710)" to="(1370,710)"/>
<wire from="(1530,520)" to="(1530,600)"/>
<wire from="(230,460)" to="(250,460)"/>
<wire from="(360,450)" to="(530,450)"/>
<wire from="(1000,600)" to="(1380,600)"/>
<wire from="(1380,560)" to="(1470,560)"/>
<wire from="(1490,430)" to="(1500,430)"/>
<wire from="(1210,780)" to="(1460,780)"/>
<wire from="(950,680)" to="(1000,680)"/>
<wire from="(1480,660)" to="(1490,660)"/>
<wire from="(1130,820)" to="(1190,820)"/>
<wire from="(950,680)" to="(950,870)"/>
<wire from="(520,390)" to="(520,640)"/>
<wire from="(1180,800)" to="(1190,800)"/>
<wire from="(1380,500)" to="(1380,560)"/>
<wire from="(530,390)" to="(540,390)"/>
<wire from="(860,560)" to="(1090,560)"/>
<wire from="(860,390)" to="(860,520)"/>
<wire from="(770,470)" to="(1030,470)"/>
<wire from="(530,390)" to="(530,450)"/>
<wire from="(1370,620)" to="(1490,620)"/>
<wire from="(100,450)" to="(200,450)"/>
<wire from="(1530,600)" to="(1540,600)"/>
<wire from="(1400,700)" to="(1450,700)"/>
<wire from="(260,470)" to="(260,820)"/>
<wire from="(1150,500)" to="(1380,500)"/>
<wire from="(510,390)" to="(520,390)"/>
<wire from="(1320,400)" to="(1380,400)"/>
<wire from="(1010,690)" to="(1010,820)"/>
<wire from="(1540,600)" to="(1540,650)"/>
<wire from="(1170,520)" to="(1170,530)"/>
<wire from="(1470,560)" to="(1470,590)"/>
<wire from="(520,640)" to="(960,640)"/>
<wire from="(1510,590)" to="(1510,640)"/>
<wire from="(860,560)" to="(860,600)"/>
<wire from="(900,610)" to="(900,820)"/>
<wire from="(960,610)" to="(960,640)"/>
<wire from="(1470,590)" to="(1510,590)"/>
<wire from="(1450,680)" to="(1450,700)"/>
<wire from="(740,710)" to="(1350,710)"/>
<wire from="(1350,450)" to="(1510,450)"/>
<wire from="(700,450)" to="(870,450)"/>
<wire from="(680,390)" to="(690,390)"/>
<wire from="(860,600)" to="(890,600)"/>
<wire from="(950,870)" to="(1490,870)"/>
<wire from="(1220,410)" to="(1280,410)"/>
<wire from="(1090,560)" to="(1300,560)"/>
<wire from="(1370,620)" to="(1370,690)"/>
<wire from="(1480,650)" to="(1540,650)"/>
<wire from="(1380,590)" to="(1380,600)"/>
<wire from="(1090,450)" to="(1090,560)"/>
<wire from="(1040,410)" to="(1060,410)"/>
<wire from="(1130,430)" to="(1130,820)"/>
<wire from="(870,390)" to="(880,390)"/>
<wire from="(1490,430)" to="(1490,620)"/>
<wire from="(850,390)" to="(860,390)"/>
<wire from="(1030,670)" to="(1050,670)"/>
<wire from="(1150,430)" to="(1150,500)"/>
<wire from="(530,450)" to="(700,450)"/>
<wire from="(860,520)" to="(1040,520)"/>
<wire from="(200,890)" to="(1570,890)"/>
<wire from="(870,390)" to="(870,450)"/>
<wire from="(1380,400)" to="(1380,420)"/>
<wire from="(280,450)" to="(360,450)"/>
<wire from="(1460,680)" to="(1460,780)"/>
<wire from="(1090,450)" to="(1110,450)"/>
<wire from="(770,470)" to="(770,590)"/>
<wire from="(1040,410)" to="(1040,520)"/>
<wire from="(1380,420)" to="(1460,420)"/>
<wire from="(1010,820)" to="(1130,820)"/>
<wire from="(900,820)" to="(1010,820)"/>
<wire from="(360,390)" to="(370,390)"/>
<wire from="(260,820)" to="(900,820)"/>
<wire from="(1300,520)" to="(1300,560)"/>
<wire from="(1380,590)" to="(1460,590)"/>
<wire from="(1030,390)" to="(1030,470)"/>
<wire from="(1490,660)" to="(1490,870)"/>
<wire from="(920,590)" to="(960,590)"/>
<wire from="(690,530)" to="(1170,530)"/>
<wire from="(1300,520)" to="(1530,520)"/>
<wire from="(1090,430)" to="(1090,450)"/>
<wire from="(770,590)" to="(890,590)"/>
<wire from="(1200,390)" to="(1280,390)"/>
<wire from="(1050,390)" to="(1050,670)"/>
<wire from="(100,450)" to="(100,870)"/>
<wire from="(100,870)" to="(950,870)"/>
<wire from="(1460,440)" to="(1460,590)"/>
<wire from="(1570,440)" to="(1570,890)"/>
<wire from="(1190,800)" to="(1190,820)"/>
<wire from="(690,390)" to="(690,530)"/>
<wire from="(360,390)" to="(360,450)"/>
<wire from="(700,390)" to="(700,450)"/>
<wire from="(1020,390)" to="(1030,390)"/>
<wire from="(700,390)" to="(710,390)"/>
<wire from="(1050,390)" to="(1060,390)"/>
<wire from="(200,470)" to="(200,890)"/>
<wire from="(1220,410)" to="(1220,520)"/>
<wire from="(1180,790)" to="(1180,800)"/>
<wire from="(1170,520)" to="(1220,520)"/>
<wire from="(1540,440)" to="(1570,440)"/>
<comp lib="4" loc="(850,390)" name="RAM"/>
<comp lib="2" loc="(1460,680)" name="Decoder">
<a name="select" val="2"/>
<a name="disabled" val="0"/>
</comp>
<comp lib="4" loc="(1020,390)" name="ROM">
<a name="contents">addr/data: 8 8
0
</a>
</comp>
<comp lib="1" loc="(1490,430)" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</comp>
<comp lib="0" loc="(740,710)" name="Pin">
<a name="tristate" val="false"/>
<a name="label" val="en"/>
</comp>
<comp lib="6" loc="(941,328)" name="Text">
<a name="text" val="new state"/>
</comp>
<comp lib="1" loc="(230,460)" name="OR Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</comp>
<comp lib="6" loc="(765,323)" name="Text">
<a name="text" val="new sym"/>
</comp>
<comp lib="3" loc="(1000,600)" name="Comparator"/>
<comp lib="1" loc="(1400,700)" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
</comp>
<comp lib="6" loc="(434,320)" name="Text">
<a name="text" val="req state"/>
</comp>
<comp lib="4" loc="(280,450)" name="Counter"/>
<comp lib="3" loc="(1320,400)" name="Comparator"/>
<comp lib="4" loc="(680,390)" name="ROM">
<a name="contents">addr/data: 8 8
0
</a>
</comp>
<comp lib="4" loc="(1200,390)" name="RAM">
<a name="bus" val="separate"/>
</comp>
<comp lib="4" loc="(1210,780)" name="Counter">
<a name="width" val="2"/>
<a name="max" val="0x2"/>
</comp>
<comp lib="4" loc="(920,590)" name="Register"/>
<comp lib="6" loc="(599,317)" name="Text">
<a name="text" val="req sym"/>
</comp>
<comp lib="0" loc="(260,820)" name="Clock"/>
<comp lib="1" loc="(1540,440)" name="AND Gate">
<a name="size" val="30"/>
<a name="inputs" val="2"/>
<a name="negate0" val="true"/>
</comp>
<comp lib="4" loc="(1030,670)" name="Counter"/>
<comp lib="4" loc="(510,390)" name="ROM">
<a name="contents">addr/data: 8 8
0 1
</a>
</comp>
</circuit>
</project>